⑲ 日本国特許庁(JP)

⑪特許出願公開

@ 公 開 特 許 公 報 (A)

昭62-283718

<pre>⑤Int.Cl.⁴</pre>	識別記号	庁内整理番号	❷公開	昭和62年(1987)12月9日
H 03 K 19		A-8326-5J		
H 01 L 27	/08 /80	7925-5F		
	700 101	E-8122-5F B-8326-5J	審査請求 未請求	発明の数 1 (全7頁)

⊗発明の名称 論理集積回路装置

②特 願 昭61-102425

②出 願 昭61(1986)5月2日

砂発 明 者 平 山 裕 光 東京都港区芝5丁目33番1号 日本電気株式会社内

⑪出 願 人 日本電気株式会社 東京都港区芝5丁目33番1号

砂代 理 人 弁理士 内 原 晋

明 細 書

発明の名称
論理集積回路装置

2 特許請求の範囲

化合物半導体基板上に形成された論理集積回路 装置において、論理動作回路部分を構成する電界 効果トランジスタよりも前配論理動作回路部分の 出力を受けて負荷に出力信号を供給する電界効果 トランジスタは絶対値において大きなしきい値電 圧を有している事を特徴とする論理集積回路装置。

3. 発明の詳細を説明

〔産業上の利用分野〕

本発明は論理集積回路装置に関し、特にヒ化ガ リウムのような化合物半導体基板上に形成された 超高速論理集積回路装置に関する。

〔従来の技術〕

砒化ガリウム装板上に形成された集積回路装置

(以下、GaAs ICと称す)は砒化ガリウムの高電子移動度に起因した高速特性を有するため、特にシリコンECL高速集積回路装置(以下、Si-ECL ICという)に代わる超高速デバイスとして注目されている。

従って、Si-ECL ICとの互換性を得るため に、GaAs ICはSi-ECL ICと以下の条件 が要求される。

- (1) 電源電圧及び論理レベルの互換性。即ち、電源域には-5.2 Vであり、論理ハイレベルおよび 論理ロウレベルは-0.7 Vおよび-1.9 Vである事。
- (2) 論理機能の互換性。 特に、正, 逆両相の出力を時間遅れなく発生し得る事。
- (3) 出力負荷として、50Ωの直接駆動が可能である事。

上記条件のうち第(2)項を満たすため、GaAs IC にかいてもSi-ECL ICと同様に登動形論理回路が用いられている。 登動型論理ゲートに依れば、1ゲートで正逆両相出力が時間遅延なく発生できる。

特開昭 62-283718 (2)

このように、GaAs ICは差動形論理回路を用い、かつ上記条件の第(1)項および第(3)項を消たすように同論理回路を構成するトランジスタの定数を設定していた。

(発明が解決しようとする問題点)

しかしながら、Si-ECL ICと互換性を有する従来のUaAs ICを検討した結果、GaAs ICとしての高速動作を発揮させるために電力消費を 低性にしチップ面積を犠牲にしていることが判明 した。

これを第2図に示した従来のGaAs ICの等価 回路図を用いて説明する。

第2図において、GaAs IC100 は四つの入力端子1乃至4と、二つの出力端子7,8と、第1および第2の電源端子5,6とを有している。第1の入力端子1は、ソースフォロクトランジスタQ1,電流源トランジスタQ2,二つのレベルシフトダイオードD1およびD2、そして二つのバイアス抵抗R1およびR2で構成される第1の入力回路を介してトランジスタQ1のゲートへ接続される。

ランジスタQ12, Q13のドレインは負荷抵抗R10の一端に共通接続され、さらにソースフォロワトランジスタQ16のゲートに接続されている。トランジスタQ14, Q15のドレインは負荷抵抗R11の一端およびソースフォロワトランジスタQ16のゲートに共通接続されている。負荷抵抗R10, R13の他端はレベル調整抵抗R1を介して第1の電源端子5に接続されている。トランジスタQ16, Q10のソース出力はレベルシフトダイオードD7, Daを介してトランジスタQ14, Q13のゲートにそれぞれ帰還されている。トランジスタQ14, Q13のゲートにそれぞれ帰還されている。トランジスタQ17, Q19 は電流源を構成する。よって、トランジスタQ17, Q19 は電流源を構成する。よって、トランジスタQ17, Q19 は電流源を構成する。よって、トランジスタQ17, Q19 は電流源を構成する。よって、トランジスタQ17, Q19 は電流源を構成する。とつて、

ダイオード D,, D。を介するソースフォロワトランジスタ Qie, Qie の出力は、トランジスタ Qm 乃至 Qm、抵抗 Riz 乃至 Rie、そしてダイオード D・および Die で構成される第1のパッファアンプへ供給される。 このパッファアンプにおいて、トランジジスタ Qm, Qii は 差動型式に接続されており、Qm

. . .

第2の入力端子2は、ソースフォロワトランジスタQa, 世硫族トランジスタQa, レベルシフトダイオードDa、かよびバイアス抵抗Ra,Ra で構成される第2の入力回路を介してトランジスタQizのゲートに接続されている。第3の入力端子2は、ソースフォロワトランジスタQa, 電流源トランジスタQa, レベルシフトダイオードDa、かよびバイアス抵抗Ra,Raで構成される第3の入力回路を介してトランジスタQieのゲートに接続されている。第4の入力端子4はソースフォロワトランジスタQq, 電流源トランジスタQa, レベルシフトダイオードDa、かよびバイアス抵抗Rq,Raで構成される第4の人力回路を介してトランジスタQioのゲートに接続されている。

トランジスタQ。およびQ10 は差動回路を構成し、 それらのソース接続点に電流派トランジスタQ11 が 接続されている。トランジスタQ12 およびQ16 も差 動回路を構成し、トランジスタQ6 がそれらの電流 源として働く。トランジスタQ10 は、トランジスタ Q12 およびQ14 の差動回路の電流源として働く。ト

はその電流級で、R₁₃, R₁₄ 社負荷抵抗、R₁₂ はレベル調整抵抗である。トランジスタQ₂₂ 乃至Q₂₆ およびダイオードD₁, D₁₀ はレベルシフト回路を構成する。第1のパッファアンプの出力は、第2のパッファアンプ9 へ供給される。第2のパッファアンプ9 は第1のアンプと同じ回路構成であるためブロックとして示している。

第2のアンブ9の出力が、ソースが出力端子7,8にそれぞれ接続され出力トランジスタとして動作するソースフォロワトランジスタQxx,Qxxにそれぞれ供給されている。出力端子7,8は負荷11,12をそれぞれ介して外部電源端子10に接続されると共に次段の回路(図示せず)へ信号を供給している。

各トランジスタはNチャンネル型であってショットキー接合型電界効果トランジスタである。

とのように、GaAs IC 100 は Si-ECL IC との互換性のための条件の第 2 項を消足すべく差動型論理回路を用い正相信号を発生している。上記条件の第 1 項で示した電源電圧の互換性のため

特開昭62-283718(3)

に、図示のとかり第1の電源端子5は接地され、 第2の電源端子6には-5.2VのVss電位が供給さ れている。入力端子1と4、2と3はそれぞれ対 をなす入力端子として使われ、端子1,4への入 力信号 IN1 および IN4の一方と端子 2,3への入 力信号IN:およびIN,の一方とは、供給されずに 対応する端子を開放して使用する場合がある。入 力信号INは、Si-ECL ICとの互換性からそ のハイレベルが-0.7V、ロウレベルが-19Vの ECLレベルをとる。よって、抵抗R1,R3,Rsか よび R, の抵抗値はそれぞれ 1.3 KΩ に、抵抗 R2, R4, R_{\bullet} および R_{\bullet} の抵抗値は 4.9 K Ω に設定され、無信 号時の入力端子1乃至4、したがってトランジス タQ1, Q2, QsかよびQ7のゲートパイアスを、入力 信号INの論理振幅の中間電圧に設定している。 この結果、Si-ECL ICとの入力論型レベルに 対する互換性が満足されている。

ところで、砒化ガリウム半導体における電子の 移動度はシリコン半導体に比して大きいが、その 特徴をいかんなく発揮させるためには、他の電界

- 6間に抵抗 9、抵抗 1 0(又は 1 1)、トランジスタQ12(又は Q13,Q14,Q13)、トランジスタQ4 (又は Q16) かよびトランジスタQ11 の電流パスが生じる。 すなわち、電隙間に 3 個のトランジスタと 1 個の負荷抵抗と 1 個のレベル調整用抵抗とが直列接続されることになる。電源電圧の絶対値は 5.2 V である。したがって、レベル調整用抵抗 R5の電圧降下を VR5 とし、負荷抵抗 R16(又は R11)の電圧降下を VL5 とすると、 3 個の直列接続トランジスタのドレイン・ソース間にかかる電圧 VDSA は

V DSA (=3 V DS) = 5.2 - V R n - V LS ···(2) と たる。 負荷抵抗 R 10 (又は R 11) の電圧降下 V LSは トランジスタ Q 14 (又は Q 13) かよび Q 20 (又は Q 21) の論理振幅であり、これらをオン,オフ動作させるためには最低でも 2 V 必要とする。抵抗 R n の電圧降下 V R n は、トランジスタ Q 12 と Q 13 、 そして Q 14 と Q 15 を差動論理動作させるために 0.6 V 必要とする。 したがって、(2)式から電圧 V DSA は 2.6 V 以下となる。 直列接続の 3 個のトランジスタの

効果トランジスタによる論理回路と同様に、GaAs I Cにおけるすべてのトランジスタを適和領域 (すなわち、ドレインーソース間電流変化に対し ドレイン電流が低程一定となる領域)で動作させる必要がある。したがって、次の関係(1)が要求される。

第2図に戻って、トランジスタQ。乃至Qis および抵抗R。乃至Ris で構成されラッチ回路として動作する差動型論理回路に着目すると、電源端子5

各々のソース・ドレイン間にかかる電圧 Vps は約 0.8 V となる。前述のごとく、各トランジスタに 0.4 乃至 0.6 V のゲート・ソース間電圧 Vqs を与 える必要がある。この結果、各トランジスタのし きい値電圧 VT は、(1)式からー0.2 V 乃至 - 0.3 V となり、これより深く設定することはできない。トランジスタQs 乃至 Qis のしきい値電圧がそのように決まれば、I C にかけるトランジスタQi 乃至 Qis 力至 Qis のしきい値電圧 VT も-0.2 V 乃至 - 0.3 V となる。

Si-ECL ICとの互換性の条件第3項から、50Ωの負荷11かよび12の一端が出力端子7,8にそれぞれ直接接続されている。出力端子7,8から得られる出力信号OUTiかよびOUTzが-0.7 Vの論理ハイレベルと-1.9 Vの論理ロウレベルをとなければならないことは言うまでもない。出力トランジスタQz,Qzがオフのときは、-2 Vが与えられる電源端子10に負荷11,12の他端が接続されているから、出力信号OUTiか

特開昭 62-283718 (4)

よびOUT2は約-19Vの論理ロウレベルをとる ととができる。したがって、トランジスタQnt お よびQnは、信号OUT1およびOUT2が約0.7V の論理ハイレベルをとるために、20乃至24mA の電流を流す能力を必要とされる。このような比 較的大きな電流能力は、トランジスタQn,Qnの ゲート幅をかなり大きくすることによって対処し ている。

第 3 図に、トランジスタのゲート幅に対するドレイン電流 I_{DS} の関係を示す。トランジスタ Q_D および Q_D のしきい値電圧 V_T は-0.2 V であるためその関係は W_D 0.0 で示され、20 mAの電流能力を得るためには 450 μ m 4 のゲート幅を必要とする。

すなわち、従来の GaAs IC 100 では、かなり大きなサイズの出力段トランジスタ Qnn, Qnaを必要とし、チップサイズが大きくなる。ゲート幅が大きなトランジスタは入力容益を大きくする。すなわち、出力トランジスタ Qnn および Qnn の入力容量はかなり大きく、このため、トランジスタ Qnn

も絶対値において大きく設定したことを特徴とする。

(実施例)

次に、本発明について図面を参照して説明する。 第1図は本発明の一実施例によるGaAs IC 500 の等価回路図を示している。本GaAs IC 500 では、出力段のソースフォロワトランジスタが、 QnかよびQnとして示されているように、第2図 の出力段トランジスタ Qzz, Qza よりも低い(絶対 値においては大きい)しきい値電圧を有している。 トランジスタQ30,Q31のしきい値電圧が大きくな った分、小さなゲート幅で従来と同じ電流能力を 得るととができ、とれらトランジスタQzz, Qzzの サイズは小さくなると共に入力容量もかなり減少 する。したがって、トランジスタQ30,Q31はトラ ンジスタQn乃至Qn、ダイオードD,およびDn、 そして抵抗 Riz 乃至 Rie で構成される第1のパッフ ァナンブで直接駆動され、従来では必要であった 第2のパッファアンプ9を不要としている。

入力信号 I N₁ 乃至 I N₄ に対する第1 乃至第4の

Qmで直接トランジスタQm,Qmを感動できない。 第2のパッファアンプタをさらに設け、トランジ スタQm,Qmの大きな入力容負による動作態度の 低級を防止している。3つ以上のパッファアンプ を設ける場合もある。パッファアンプタにかける 各トランジスタは、かなり大きな負荷容量の駆動 のために、比較的大きなダート幅を必要とするた め、同アンプタでの置力的負は大きくテップサイ ズも増大させる。

以上のとおり、従来技術によるSi-LCL IC との互換性を有するGaAs ICは脳遮論理動作を 実現するために消費量流を犠牲にしチップサイズ を簡性にしていた。

本発明の目的は低消費電力で小さいチップサイズをもって高速動作を実現した論理集技画路を提供することにある。

[問題点を解決するための手段]

本発明による集団回路装置は、負荷駆動用の出 力段電界効果型トランジスタのしきい値電圧値を 他の電界効果トランジスタのしきい値電圧値より

入力回路およびラッチ回路として動作する差動型 論理回路を構成する各業子は、第2図と同じ参照 記号で示されるように、第2図と同じ定数に設定 されている。すなわち、Si-ECL ICとの互換 性および高速動作から、トランジスタ Q_1 乃至 Q_{28} は-0.2乃至-0.3 Vのしきい値電圧を有し、抵 抗 R_1,R_2,R_5,R_7 はそれぞれ1.3 K Ω で抵抗 R_1,R_4,R_5 , R_6,R_6 は4.9 K Ω である。第1の電源端子5 は接地 され、第2の電源端子は-5.2 Vの V_{SS} 電位を受 ける。各トランジスタ Q_1 乃至 Q_{28} および Q_{29},Q_{21} はN チャンネル型であってショットキー接合型電 界効果トランジスタである。

本実施例によるGaAs IC 500 では、出力設トランジスタQnかよびQnのしきい値電圧Vrはー 0.65Vに選ばれている。したがって、これらトランジスタQnかよびQnのゲート幅に対するドレイン電圧In特性は第3図の線300で示される。1704mのゲート幅で20mAの電流能力をトランジスタQn,QnK存たせることができる。したがって、トランジスタQnかよびQnの大きさはトラ

特開昭 62-283718 (5)

ンジスタQzzおよびQzzに対して1/3近くまで小さくたり、ペレット面積が縮少される。

トランジスタの入力容量は、ゲート幅に比例すると共に、しきい値電圧に依存する。しかし、しきい値電圧に依存する。しかし、しきい値電圧の増加による入力容量の増加は、本実施例の場合、20分以下に抑えられる。結局、トランジスタQxx かよびQxx の入力容量はトランジスタQxx かよびQxx の入力容量はトランスタQxx かよびQxx (第2図)よりもかなり小さくなる。また、この結果として第2図で示した第2のパッファアンプ9を不要とするので、その分だけチップ面積がさらに不要となるし、電力消費も大幅に低減する。本発明によるGaAs IC 500のペレット面積は第2図のIC100に比して30万至40分小さく、電力消費も同様に低減された。

したがって、本発明は、Si-ECL IC と互換性をもつGaAs ICを低消費電圧で小さなチップ面積をもって高速動作を実現したまま提供する。

トランジスタQxx およびQxx は残りのトランジス タQx 乃至Qxx と異なるしきい値電圧を有するため、 そのための製造工程を必要とする。しかしながら、

ホトレジスト 5 1 を除去し、第 5 図のよりに、新しいホトレジスト 5 3 で基板 5 0 の一主装面を選択的に獲う。 Si⁺イオンの選択イオン注入を行ない、トランジスタ Q₁ 乃至 Q₂₈ のチャネル層 5 4 を形成する。チャンネル層 5 2 のイオン注入条件は注入エネルギー 40 Ke V , ドーズ量 5 乃至 6 × 1 0 ¹² cm⁻² で行ない、チャンネル層 5 4 は注入エネルギー 40 Ke V , ドーズ量 4 × 1 0 ¹² cm⁻² の条件でイオン注入を行なり。 この結果、出力トランジスタ Q₁₀ 乃至 Q₂₈ のしきい値が - 0.6 乃 至 - 0.9 V となるチャンネル層 5 2 と残りのトランジスタ Q₁ 乃至 Q₂₈ のしきい値が - 0.3 V 以下となるチャンネル層 5 4 とが得られる。

次に、第6図に示すように、例えばタングステンシリサイド (WSi) 等の高融点金属をショットキー金属として基板 50の全面にスパッター蒸着し、ドライエッチングによって選択的に除去してゲート長約0.8μmの寸法でのゲート電極 55,56を形成する。ゲート電極 55のゲート幅は前述のとかり所定の電流能力をもつように設定される。

上述した本発明の効果は製造工程の増加というハンディを補ってあまりあることは明白であろう。

GaAs ICでは、出力信号OUTi およびOUTi の立上り時間および立下り時間がそれぞれ100万至130ピコセカンドであることが望まれる。この条件を満足しかつ第2のバッファアンブ9(第2図)を不要とする充分な入力容量をもつトランジスタQm およびQn のしきい値電圧の好ましい範囲は、実験の結果0.6万至0.9 Vであることが判明した。

第4図乃至第8図に出力段トランジスタ Q₃₀ (Q₃₁)と論理部トランジスタ Q₉ (残りのトランジスタ Q₁ 乃至 Q₂ も同様)との奨造工程を示す。

まず、第4図に50で示される半絶緑性砒化ガリウム基板を用意し、この一主表面をホトレジスト51で優う。Si⁺イオンを不純物として餌出した基板部分に選択イオン注入して負荷駆動用の出力トランジスタQ₃₀(Q₃₁)のチャネル層52を形成する。

この後、例えばSiO2の絶縁膜57をCVD等により全面に堆積させる。

しかる後、絶録膜57は異方性エッチングにさ らされ、第7図のように、ゲート電極55,56 の両側面のみに終57が残される。寄生ソース抵 抗を減少させ高い 8m を得るために、ソースおよび ドレイン領域となる高キャリア磯皮層(以下、N+ 雌と呼ぶ)58乃至61が有機金属CVD法によ り選択的に形成される。 倒壁絶鉄頭57はゲート 55,56とN+層58乃至61とを電気的に分離 する役割を果たす。N+層58-61が、チャネル 層52、54より上部にあるため、よく知られた 短チャネル効果は大幅に低波し得る事は明らかで ある。しかも、N+ 届 5 8 - 6 1 の存在により高い 8m値が得られる。本実施例では約300m8/mm以 上の8m値が得られている。リフトオフ等の方法に より、Au/Ge-Niよりなるオーム性電板62万 至65が形成される。

第8図のように、SiO₂のような絶験膜 6 6 を 全面に形成し、コンタクトホールを形成して電極

特開昭62-283718(6)

配線67乃至70が形成される。

本実施例では、イオン注入のドーズ量のみを変更しているから、製造工程の増加に伴なりコストアップは最少限に抑えられる。勿論、イオン注入のエネルギーも変えてよいことは明らかである。要は、出力トランジスタQn,Qnのチャンネル優度を上げてしまい値を深くすればよい。


〔発明の効果〕


以上のとおり、本発明はチップ面積および電力 消費を観性にすることなくSi-ECL ICとの互 換性をもつ高速のGaAs ICでもよく、また、出 カトランジスタはソース接地型のものでもよい。


4. 図面の簡単な説明

第1図は本発明の一実施例を示す等価回路図、 第2図は従来例を示す等価回路図、第3図はしき い値が一定のときのゲート幅に対するドレイン電 流の特性グラフ、第4図乃至第8図は本発明によ る出力トランジスタとそれ以外のトランジスタと の製造工程の一例を示す断面図である。

代理人 弁理士 内 原 皆







第3 図

特開昭62-283718(フ)

